具有内在智能的地点和路线如何解决高级节点挑战
随着soc变得越来越复杂，IC设计人员需要正确的自动化工具来实现他们的设计。对于数字化实施，电子设计自动化(EDA)软件应该掌握两件事:开云体育官网入口
- 解决技术问题，达到设计者的目标
- 通过易于采用和使用来消除生产力的障碍
但通常情况下，设计团队在使用他们的设计工具只是为了实现性能、功率、面积(PPA)和周转时间(TAT)时，会被要求具有高级用户级别的专业知识和努力。对工程资源提出如此高的要求会直接影响项目的成本、质量和进度。是时候让芯片制造商提出更好的要求了——一种易于采用、易于使用、并能实现最佳PPA和TAT的数字实现工具。
Aprisa的首席技术专家Alpesh Kothari在设计自动化会议(DAC)上详细介绍了Aprisa内置智能地点和路线解决方案，现在可以通过网络研讨会按需查看该录音。
在网络研讨会上，Alpesh介绍了Aprisa是如何成为高级节点设计的独特工具，以及其易于采用、开箱即出的最佳PPA配方和灵活性如何使其成为适合任何数字流程的正确工具。
什么是Aprisa?
Aprisa是一个完整的RTL-to-GDSII设计实现解决方案。它既包括块级的位置和路线，也包括顶层的层次设计规划。
Aprisa架构的一个独特之处在于它是以细节路由为中心的，这意味着细节路由器为所有其他引擎提供指导。这一点很重要，因为在高级节点上，层是不均匀的，RCs是不同的，因此层分配、网络拓扑结构和通孔数量都对设计结果有很大影响。从位置开始了解这些信息可以在整个流程中提供更好的相关性，而更好的相关性将导致更少的迭代、更少的eco和更快的tapout。
是什么赋予了Aprisa内在的智能?
内在智能是大约20年的创新软件开发的结果，已经使Aprisa开云体育官网入口特别针对高级节点．它的单一参考流程为IC设计人员提供了出色的开箱即用的结果，并且可以在不同的块中重用。一个参考流支持跨多个技术节点和多个设计的多个块，只需对配方进行非常小的更改。Aprisa的内在智能使其能够自动工作，基本上不需要放置区域、时钟树合成(CTS)引导或R/C缩放。这一切都是内置和胶带证明。
Aprisa的内在智能使我们的客户能够降低拥有成本，减少对高级用户和定制配方生成的依赖，扩展工程和CAD资源，并以比他们想象的更快的速度满足PPA。在网络研讨会上，Alpesh描述了Aprisa参考脚本生成器，这是设计人员如何生成他们的单个流程脚本，并通过很少的定制实现他们的度量目标。
Aprisa在包括TSMC N5和N4以及三星4nm在内的领先晶圆代工厂的先进工艺节点上获得了认证。观看网络研讨会，了解Aprisa的设计实现结果，以及Aprisa和签收工具以及Aprisa和Calibre之间的密切相关性。
要了解更多关于Aprisa的信息，以及其内在的智能位置和路线流如何实现最佳的试装时间、最低的拥有成本和最佳的PPA，观看网络研讨会！
