为什么你要花30%以上的时间在半导体封装设计上?

设计变得越来越大，越来越复杂

是的，一个明显的方面是不断增加的设计复杂性。封装现在是一个异构集成平台，不再仅仅是芯片和印刷电路板之间的连接器。作为一个HI平台，他们的目标是集成、连接和优化多个芯片，这些芯片可能包括ASIC逻辑或芯片、存储器、稳压器和分立芯片。你的第一个问题可能是你现有的遗留设计工具，这些工具是为单die有机层压板BGA设计开发的。

复杂的设计伴随着复杂的金属平面

今天，许多先进的封装基板需要复杂的填充金属平面区域来向模具输送功率，这些金属填充平面区域需要通过基板供应商和/或OSAT的严格制造要求。上一代的封装设计工具真的很难处理复杂的填充金属区域，特别是那些严格的多孔排气和区域金属平衡规则。这些遗留工具通常采用诸如“快速”模式之类的变通方法来解决性能问题。当然，这些“快速”模式通常没有制造就绪/正确，通常必须经历后处理阶段或“平滑”模式，这需要时间，有时相当长的时间，延长了设计周期。

高带宽存储器(HBM)

现在，如果你正在做高性能计算(HPC)相关的封装设计，包括数据中心设备、人工智能处理器、网络处理器、虚拟现实等，那么HBM可能是你将面临的一个新挑战。HBM具有严格的路由规则，是一个大规模并行化的接口，通常实现为四个4-Hi堆栈，总内存总线宽度为4096位。路由如此宽的总线并使其符合规范可能需要很长时间，除非您的设计工具能够进行智能通道复制，包括由于路由后编辑而更新复制通道的能力。

重用已知的优秀设计IP

另一个容易增加设计时间的领域是缺乏对公共物理设计IP重用的支持。高级打包通常具有重复的结构，复杂的via数组就是这样一个例子，如果没有一种有效的方法来定义和重用它们，例如库元素，那么您将需要花费数小时的手工创建和编辑时间，不仅是在您的设计上，而且在其他设计上也是如此。

部署团队设计以缩短设计周期

现在，先进的封装包含多个异构集成的芯片/芯片，其器件尺寸和复杂性自然需要大量的设计人员的努力和专业知识，这增加了设计周期时间。解决这个问题的一种方法是将多个设计师同时部署到相同的设计中(通常称为团队设计)。最新一代的半导体封装设计工具具有内置的动态团队设计，每个设计人员都可以实时看到其他设计人员正在创建/编辑的内容，并提供软屏障，以防止一个设计人员覆盖另一个设计人员的工作。

正如你所看到的，你的设计周期增加的原因有很多，这篇博客只是你在下一次设计中可能面临的一个子集。但不要绝望，走出困境是有办法的，而这正是西门子可以提供帮助的地方。开云体育平台登录了解有关Xpedition Package Designer (xPD)如何提供帮助的更多信息下载我们的电子书:Xpedition Package Designer (xPD)的六个关键区别。